سپیده محمدی مهدی دولتشاهی گروه الکترونیک موسسه آموزش عالی جهاد دانشگاهی استان اصفهان استاد یار دانشکده مهندسی برق دانشگاه آزاد اسالمی واحد نجف آباد

Transcript

1 طراحی یک گیرنده مخابرات نوری CMOS داده 2.5Gb/s برای نرخ سپیده محمدی مهدی دولتشاهی گروه الکترونیک موسسه آموزش عالی جهاد دانشگاهی استان اصفهان استاد یار دانشکده مهندسی برق دانشگاه آزاد اسالمی واحد نجف آباد -1-2 نام ارائهدهنده: سپیده محمدی خالصه در این مقاله یک گیرنده مخابرات نوری با توان مصرفی پایین برای نرخ داده 2.5Gb/s با تکنولوژی CMOS در استاندارد 0.18 µm طراحی و شبیه سازی شده است. این طرح شامل یک تقویت کننده انتقالی و یک تقویت کننده محدود ساز چهار طبقه با تکنیک Inductive Peaking برای افزایش بهره و پهنای باندگیرنده ارائه شده است. نتایج شبیه سازی گیرنده پیشنهادی با نرم افزار H-SPICE در تکنولوژی TSMC 0.18µm به منظور دستیابی به بهره و توان 54dB و 749µW در تقویت کننده امپدانس انتقالی و 87dBو 2.265mW در گیرنده ارائه گردیده است.این نتایج حاکی از آن است که گیرنده مخابرات نوری طراحی شده برای خطوط نرخ داده 2.5Gb/s عملکرد مناسبی دارد. کلمات کلیدی: ترا رسانایی تقویت کننده امپدانس انتقالی تقویت کننده محدود ساز. 1. مقدمه امروزه با گسترش شبکه های مخابراتی و افزایش سرعت انتقال اطالعات استفاده از سیستم های مخابرات نوری افزایش چشمگیری داشته است. هدف سیستم های مخابرات نوری انتقال حجم گسترده ای از اطالعات به مسافتهای طوالنی با توان مصرفی پایین امنیت باال و قیمت مناسب می باشد. به همین منظور از تقویت کننده های CMOS برای طراحی مناسب تقویت کننده انتقالی و محدود ساز استاده میشود. یک سیستم مخابرات نوری از سه قسمت اصلی فرستنده گیرنده و فیبر تشکیل شده است. فرستنده سیگنال الکتریکی را به نور تبدیل کرده و نور را از طریق فیبر انتقال می دهد و در قسمت گیرنده نور به سیگنال الکتریکی تبدیل می شود. قسمت گیرنده شامل آشکارساز تقویت کننده انتقالی و تقویت کننده محدود ساز می باشد که در شکل 1 نشان داده شده است. آشکار ساز نور را به سیگنال جریان تبدیل کرده و در تقویت کننده انتقالی سیگنال جریان به ولتاژ تبدیل شده و پهنای باند آن افزایش مییابد. تقویت کننده محدود ساز برای انتقال سیگنال به طبقات بعد بهره سیگنال و سوئینگ خروجی را افزایش می دهد. شکل 1 بلوک دیاگرام گیرنده نوری ][2

2 وf The 8 th Symposium on Advances in Science and Technology (8thSASTech), Mashhad, Iran. به منظور طراحی مناسب تقویت کننده انتقالی و محدود ساز دو مسئله حائز اهمیت است. اولین مساله عملکرد این دو تقویت کننده در سرعتهای باال است که از جمله تکنیک های مورد استفاده در این زمینه می توان به (WSC) Wideو Swing Cascade Tdoubler[7, 8] Regulated cascade اشاره کرد. دومین مساله جبران سازی خازن ورودی آشکار ساز نوری است که از ساختار Inductive Peaking [4,5] ( RGC )استفاده میشود [1]. هدف از این مقاله ارائه یک گیرنده مخابرات نوری CMOSبا توان مصرفی کم به منظور افزایش پهنای باند و بهره برای نرخ داده 2.5Gb/s با منبع تغذیه ی 1.5 ولت میباشد. در تقویت کننده انتقالی با پیاده سازی مقاومت فیدبک توسط ترانزیستور ترانزیستور PMOSو همچنین قرار دادن یک دیود با NMOSدر خروجی به منظور افزایش پهنای باند نویز و توان مصرفی توسط گیرنده کاهش چشم گیری داشته است. همچنین در این مقاله در تقویت کننده محدود ساز با قرار دادن یک سلف القایی فعال بهره وپهنای باند این تقویت کنند افزایش داده شده است. در قسمت دوم و سوم توپولوژی تقویت کننده انتقالی و محدود ساز بررسی می شود. در قسمت چهارم و پنجم نتایج شبیه سازی و داده های بدست آمده و نتیجه گیری ارائه شده است. 2. تقویت کننده امپدانس انتقالی )TIA( تقویت کننده انتقالی یکی از مهم ترین اجزای گیرنده سیستم های نوری میباشد. پارامترهای تقویت کننده انتقالی مانند بهره پهنای باند نویز و توان مصرفی با یکدیگر در تبادل هستند[ 4,5 ]. پهنای باند در حدود 0.7 مقدار نرخ داده به منظور جلوگیری از نویز تداخلی در نظر گرفته میشود[ 4 ]. یک تقویت کننده انتقالی به طور کلی شامل یکی تقویت کننده به همراه فیدبک مقاومتی مانند شکل 2 میباشد. شکل 2 تقویت کننده امپدانس انتقالی ][4 الزم به ذکر است که یک تقویت کننده انتقالی باید پهنای باند و بهره به اندازه کافی بزرگ داشته باشد تا بتواند بر نویز طبقات بعدی گیرنده غلبه کند. در شکل 3 توپولوژی یک تقویت کننده انتقالی به همراه فیدبک مقاومتی ارائه گردیده است. در این مدار ترانزیستورهای M1 و M2 نقش یک مبدل Push-Pullرا دارند و ترانزیستور M3 در انتهای تقویت کننده نقش دیود برای افزایش پهنای باند را دارد. ترانزیستور فیدبک مقاومتی را دارد که از ساختار ترانزیستوری PMOSبا هدف کاهش نویز برگشتی به ورودی استفاده شده است. M4 نقش شکل 3 ساختار پیشنهادی تقویت کننده امپدانس انتقالی ساختار پیشنهادی برای تقویت کننده امپدانس انتقالی دارای دو قطب است. برای پایداری مدار مکان اولیه قطب غالب باید نصف یا کمتر از فرکانس فطب دوم باشد. قطب های ذکر شده در این توپولوژی از روابط زیر محاسبه می شوند.

3 وM The 8 th Symposium on Advances in Science and Technology (8thSASTech), Mashhad, Iran. در این روابط درقطب اول Aو های خروجی در ترانزیستور های P 1 = P 2 = 1 + A (C diode + C in )R f (1) 1 C out R out (2) Rfبه ترتیب بیانگر بهره و مقاومت فیدبک منفی میباشند. در قطب دوم M1 و,M2 3 Rحاصل out ترارسانایی ترانزیستور M1 میباشد. Coutو Rبه out ترتیب برابر ظرفیت خازن 3. تقویت کننده محدود ساز )LA( هدف از طراحی تقویت کننده محدود ساز فراهم کردن یک ولتاژ خروجی با سوئینگ ثابت ومستقل از جریان ورودی تقویت کننده انتقالی میباشد تا بتواند سیگنال مورد نیاز بار خروجی را فراهم کند. در طراحی تقویت کننده محدود ساز پارامترهای سرعت بهره باال و محدوده دینامیکی گسترده مورد نظر است. تقویت کننده های محدود ساز شامل زوج طبقات دیفرانسیلی شکل 4 نمایش داده شده است. این تقویت کننده باید قابلیت فراهم کردن بهره مناسب را داشته باشند. برای افزایش پهنای باند از تکنیک cascadeشده می باشد. بلوک دیاگرام تقویت کننده محدود ساز در Inductiveاستفاده Peaking می شود[ 3,4 ]. در این تکنیک با افزایش یک سلف القایی فعال به مدار شرایط افزایش پهنای باند فراهم میشود. سلف فعال با خازن های پارازیتی یک مدار نوسان ساز تولید کرده که پهنای باند افزایش می یابد. اما توجه به این نکته که میزان رزونانس ایجاد شده )باالزدگی( باید دارای کمترین مقدار باشد ضروری است تا مدار عملکرد درستی داشته باشد[ 2,4 ]. ساختار پیشنهادی تقویت کننده محدود ساز در شکل 5 نشان داده شده است. شکل 4 بلوک دیاگرام تقویت کننده محدود ساز [2] شکل 5 تقویت کننده محدود ساز تابع انتقال تقویت کننده محدود ساز از رابطه ی زیر محاسبه می شود.

4 A = g m1 = g m3 1 + sr 1 (C gs3 + C μ3 ) (3) 1 + s[g m3 R 1 C μ3 + (C gs3 + C L )]/g m3 + s 2 R 1 [C L (C gs3 + C μ3 ) + C gs3 C μ3 ]/g m3 تابع فوق شامل دو قطب P1 و P2 و یک صفر Z1 میباشد. با تنظیم صفر بر روی مکان اولیه قطب غالب پهنای باند افزایش مییابد. در این طرح ترانزیستورهای M3 و R2 نقش سلف فعال را دارندو ترانزیستور R2 در ناحیه ی خطی قرار دارد. مقدار سلف اکتیو ایجاد شده توسط این ترانزیستور ها از رابطه ی زیر محاسبه می شود. 1 + sr(c gs3 + C gd3 ) Z L g m3 + s[g m3 RC gd3 + (C gs3 + C L )] (4) که در این رابطه و C gs3 C, gd3 g m3 به ترتیب برابر خازن گیت سورس خازن گیت درین و هدایت انتقالی ترانزیستور M3 و PMOS میباشد. با تنظیم صفر بر روی قطب غالب P1 پهنای باند مدار افزایش مییابد. R مقاومت ترانزیستور 4. نتایج شبیه سازی در این قسمت نتایج شبیه سازی گیرنده ارائه شده با استفاده از نرم افزار H-SPICE در تکنولوژی 0.18µm TSMC ارائه شده است. شکل 6 پاسخ فرکانسی تقویت کننده انتقالی را نشان میدهد به طوری که بهره و پهنای باند پاسخ فرکانسی گیرنده مخابرات نوری با بهره 3-dBبه ترتیب برابر با 87dBو پهنای باند 3-dB برابر 1.74GHzنشان داده شده است. 54dBو 2.1GHz میباشد. شکل 8 شکل 6 پاسخ فرکانسی تقویت کننده انتقالی

5 شکل 8 پاسخ فرکانسی گیرنده مخابرات نوری جدول 1 شامل نتایج شبیه سازی مدارگیرنده پیشنهادی به همراه مقایسه با نتایج مدارات دیگر می باشد. جدول 1 نتایج مدار پیشنهادی به همراه مقایسه با نتایج مدارات دیگر Design Bit Rate Tech (μm) Supply Pdiss mw receiver TIA Bandwidth (GHz) LA Bandwidth (GHz) [1] 2.5 G V [2] 2.5G V [10] 2G V THIS WORK 2.5G V با توجه به توضیحات ارائه شده نمودار و اعداد جدول می توان نتیجه گرفت که از جمله پارامترهای مهم در طراحی چنین گیرنده های مخابراتی داشتن پهنای باند باال توان مصرفی کم و بهره مناسب می باشد که تمامی پارامترهای فوق در این مقاله به طرز قابل توجهی بهبود یافته است. به طور مثال همانگونه که در جدول 1 مشاهده می شود پهنای باند TIAپیشنهاد شده در مقایسه با سه مرجع ذکر شده و پهنای باند LAاز ]1[ و ]2[ باالتر بوده و همچنین توان مصرفی نیز در مقایسه با سه مرجع فوق به طور چشمگیری کاهش یافته است که این تغییرات در رسیدن به شرایط ایده آل از مزایای مهم و اصلی این مقاله می باشد که آن را نسبت به مقاالت قبل متمایز می سازد. 5. نتیجه گیری در این مقاله یک گیرنده مخابرات نوری شامل دو بخش تقویت کننده امپدانس انتقالی به همراه تقویت کننده محدود ساز با روش نوین برای افزایش پهنای باند بهره و کاهش توان مصرفی ارائه شده است. نتایج نشان می دهد تقویت کننده امپدانس انتقالی وگیرنده مخابرات نوری به ترتیب دارای بهره و پهنای باند 87dBو 54dB 1.74GHzمی 2.1GHz باشند. نتایج شبیه سازی حاکی از آن است که این گیرنده تنها با مصرف توان 2.265mw قابلیت عملکرد مناسب برای نرخ داده 2.5Gb/s را دارد و مصرف توان کم این گیرنده را از دیگر گیرنده ها متمایز می کند.

6 مراجع [1] M. Dolatshahi1, "A Low-Power, 1.5V, 2.5 Gb/S CMOS Optical Receiver," [2] M. Faraji, "A Low Power 2.5Gb/s CMOS Optoelectronic Amplifier." [3] D. Guckenberger, et al., "1V, 10mW, 10Gb/s CMOS optical receiver front-end," in Radio Frequency integrated Circuits (RFIC) Symposium, Digest of Papers IEEE, 2005, pp [4] O. Ghasemi, et al., "A low power transimpedance amplifier using inductive feedback approach in 90nm CMOS," in Circuits and Systems, ISCAS IEEE International Symposium on, 2009, pp [5] B. Razavi, Design of integrated circuits for optical communications: Wiley. com, [6] R. Tao, et al., "Wideband fully differential CMOS transimpedance preamplifier," Electronics Letters, vol. 39, pp , [7] C.-Y. Wang, et al., "An 18-mW two-stage CMOS transimpedance amplifier for 10 Gb/s optical application," in Solid-State Circuits Conference, ASSCC'07. IEEE Asian, 2007, pp [8] Y. Wang, et al., "Design of a Low Power, Inductorless Wideband Variable-Gain Amplifier for High- Speed Receiver Systems," Circuits and Systems I: Regular Papers, IEEE Transactions on, vol. 59, pp , [9] Y. Wang and R. Raut, "A 2.4 GHz 82 dbω fully differential CMOS transimpedance amplifier for optical receiver based on wide-swing cascode topology," in Circuits and Systems, ISCAS IEEE International Symposium on, 2005, pp [10] C.-H. Wu, et al., "CMOS wideband amplifiers using multiple inductive-series peaking technique," Solid-State Circuits, IEEE Journal of, vol. 40, pp , [11] L. Jinbin, et al., "A CMOS Front-end Circuit for SONET OC-96 Receiver," in Communications, Circuits and Systems Proceedings, 2006 International Conference on, 2006, pp [12] S. Gondi and B. Razavi, "Equalization and clock and data recovery techniques for 10-Gb/s CMOS serial-link receivers," Solid-State Circuits, IEEE Journal of, vol. 42, pp , [13] J. Han, et al., "A Low-Power Gigabit CMOS Limiting Amplifier Using Negative Impedance Compensation and Its Application," Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, vol. 20, pp , [14] S. R. Hasan, "Design of a low-power 3.5-GHz broad-band CMOS transimpedance amplifier for optical transceivers," Circuits and Systems I: Regular Papers, IEEE Transactions on, vol. 52, pp , [15] P. Muller and Y. Leblebici, "Limiting amplifiers for next-generation multi-channel optical I/0 interfaces in SoCs," in SOC Conference, Proceedings. IEEE International, 2005, pp [2-15].12